(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特開2003-51557 (P2003-51557A)

(43)公開日 平成15年2月21日(2003.2.21)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)	
HO1L	21/8247 27/115 29/788 29/792		HO1L 2	27/10	434	34 5F083	
			;	29/78	371	371 5F101	
			求 稽查審	未請求	請求項の数8	OL (全 16 頁)	
(21)出顧番号		特願2001-238674(P2001-238674)	(71)出顧人	000003078 株式会社東芝			
(22)出顧日		平成13年8月7日(2001.8.7)		東京都洋	巷区芝浦一丁目:	1番1号	
			(72)発明者	(72)発明者 市毛 正之 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内			
			(72)発明者	神奈川県		所杉田町8番地 株 内	
			(74)代理人		61 外川 英明		
						最終頁に続く	

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 トランジスタのカットオフ特性を向上させた 微細な不揮発性半導体記憶装置及びその製造方法を提供 する。

【解決手段】 半導体基板10と、この半導体基板中に 形成された素子領域と、前記半導体基板中の素子領域を 分離する素子分離領域と、前記素子領域に複数個形成され、それぞれが等しいゲート長を有し、かつ、互いにこ のゲート長と等しい離間距離を隔てるメモリセルゲート 1と、このメモリセルゲートとの間に前記離間距離を隔 てて隣接して、それぞれが前記離間距離を隔てていて、 それぞれが前記が一ト長を有して形成された2つの選択 ゲート2とを備える不揮発性半導体記憶装置としている。



【特許請求の範囲】

【請求項1】半導体基板と、

この半導体基板中に形成された素子領域と、

前記半導体基板中の索子領域を分離する素子分離領域 と、

1

前記素子領域に複数個形成され、それぞれが等しいゲート長を有し、かつ、互いにこのゲート長と等しい離問距 離を隔てるメモリセルゲートと、

このメモリセルゲートとの間に前記離間距離を隔てて隣接して、それぞれが前記離間距離を隔てていて、それぞ 10 れが前記ゲート長を有して形成された2つの選択ゲートとを備えることを特徴とする不揮発性半導体記憶装置。

【請求項2】前記メモリセルゲートはNAND型EEPROM又はAND型EEPROMで互いに接続されていることを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】前記2本の選択ゲートは、第1導電層と、その上のゲート絶縁膜と、この絶縁膜上の第2導電層とを有し、前記素子活性領域上で前記第1導電層と前記第2導電層とが短絡していることを特徴とする請求項1又 20は2いずれか1項記載の不揮発性半導体記憶装置。

【請求項4】前記2本の選択ゲートのうち一方が、第1 導電層と、その上のゲート絶縁膜と、この絶縁膜上の第 2導電層とを有し、前記素子活性領域上で前記ゲート膜 の一部に開口部が設けられ、前記第1導電層と前記第2 導電層とが短絡していることを特徴とする請求項1又は 2いずれか1項記載の不揮発性半導体記憶装置。

【請求項5】前記選択ゲートのチャネル領域の不純物濃度と前記メモリセルゲートのチャネル領域の不純物濃度がそれぞれ異なることを特徴とする請求項1乃至3いず 30 れか1項記載の不揮発性半導体記憶装置。

【請求項6】前記メモリセルゲート及び前記選択ゲートはそれぞれ第1導電層と、その上のゲート絶縁膜と、この絶縁膜上の第2導電層とを有し、前記第1導電層は前記メモリセルゲートと前記選択ゲートとにおいて同一の厚さを有し、前記ゲート絶縁膜は前記メモリセルゲートと前記選択ゲートとにおいて同一の厚さを有し、前記第2導電層は前記メモリセルゲートと前記選択ゲートとにおいて同一の厚さを有することを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。

【請求項7】直列に接続され、それぞれ等しいゲート長を持ち、互いにこのゲート長と等しい離間距離を隔てて配置された複数個のメモリセルゲートと、

この複数個のメモリセルゲートのソース側又はドレイン側の端部の一方に接続された前記メモリセルゲートと等しいゲート長をそれぞれ有し、互いに前記離間距離と等しい離間距離を隔て、前記メモリセルゲートから前記離間距離と等しい離間距離を隔てて配置された2つの第1選択ゲート群と、

前記複数個のメモリセルゲートのソース側又はドレイン 50 遊ゲートと制御ゲートとを積層してなる積層ゲート構造

側の端部の一方に接続された前記メモリセルゲートと等しいゲート長を有し、前記メモリセルゲートから前記離間距離と等しい離間距離を隔てて配置された少なくとも1つの第2選択ゲート群とを有するととを特徴とする不揮発性半導体記憶装置。

【請求項8】直列に接続され、それぞれ等しい第1ゲート長を持ち、互いにこの第1ゲート長と等しい第1離問 距離を隔てて配置された複数個の第1メモリセルゲート と、

この複数個の第1メモリセルゲートのソース側又はドレイン側の端部の一方に接続された前記複数個の第1メモリセルゲートと等しい第1ゲート長をそれぞれ有し、互いに前記第1離間距離を隔て、前記複数個の第1メモリセルゲートから前記第1離間距離を隔てて配置された2つの第1選択ゲート群と、

前記複数個の第1メモリセルゲートのソース側又はドレイン側の端部の一方に接続された前記複数個の第1メモリセルゲートと等しい第1ゲート長を有し、前記複数個の第1メモリセルゲートから前記第1離間距離を隔てて配置された少なくとも1つの第2選択ゲート群と、

この第2選択ゲート群と前記第1離間距離を隔てて配置され、前記複数個の第1メモリセルゲートと等しい第1ゲート長を有する少なくとも1つの第3選択ゲート群と、

との第3週択ゲート群から前記第1離間距離と等しい第2離間距離を隔てて配置され、直列に接続され、それぞれ前記第1ゲート長と等しい第2ゲート長を持ち、互いにこの第2ゲート長と等しい第2離間距離を隔てて配置された複数個の第2メモリセルゲートと、

との複数個の第2メモリセルゲートのソース側又はドレイン側の端部の一方に接続された前記複数個の第2ゲート長をそれぞれ有し、互いに前記第2離間距離を隔て、前記複数個の第2メモリセルゲートから前記第2離間距離を隔てて配置された2つの第4選択ゲート群とを有することを特徴とする不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 係わり、特にチャネル領域に不純物注入がなされたトラ 40 ンジスタを有する微細な不揮発性半導体記憶装置に関す る。

[0002]

【従来の技術】従来、不揮発性半導体記憶装置としては例えばデータの書き込み・消去を電気的に行う、EEPROM(Electrically Erasable Programmable Read-Only Memory)が知られている。とのEEPROMでは、特にNAND型の場合では、互いに交差する行線と列線との交点にそれぞれメモリセルが配置されて、メモリセルアレイが構成されている。メモリセルには、通常、浮遊ゲートと制御ゲートとを積層してたる積層ゲート構造

のMOSトランジスタが用いられる。

【0003】EEPROMの中には、電気的に一括消去 可能なフラッシュメモリがある。フラッシュメモリとし ては、高集積化が図られたNAND型フラッシュメモリ が広く使用されている。

【0004】NAND型フラッシュメモリの代表的なメ モリセルは、例えば「R. Shirota,「A Review of 256Mb it NAND Flash Memories and NAND Flash Future Tren d, Non-Volatile Semiconductor Memory Workshop(-NVS MW)(2000)」 pp22-31」に示されている。そこで、メモ リセルユニットの平面構造を図20に示す。図20に示 される通り、複数の直列していたメモリセルトランジス タに対して、その両側にメモリセルの選択トランジスタ が配置されたNAND型の構造を持つ。

【0005】図20に示される通り、複数本のメモリセ ルゲート50が互いに平行に直線的に形成されている。 この複数本のメモリセルゲートの両端には、それぞれ1 本の選択ゲート51が互いに平行に、メモリセルゲート 50 に平行に直線的に形成されている。ととで、複数本 のメモリセルゲートは互いに等しいゲート長♥3を有し 20 ている。また、1対の1本の選択ゲート51は互いに等 しいゲート長W4を有していて、このゲート長W4はメ モリセルゲート50のゲート長₩3の2倍の大きさとし て形成されている。

【0006】メモリセルゲート50同士の間には同一の 幅のスペースF(Fは最小加工寸法)が設けられてい る。このスペースFは、メモリセルゲート50のゲート 長♥3と等しい。さらに選択ゲートとこの選択ゲートに 隣接するメモリセルゲートの間にはメモリセルゲート 1 同士の間のスペースFと同一のスペースFが設けられて 30 いる。

【0007】とのメモリセルゲート50に直交する方向 に互いに平行に素子活性領域52が形成されている。と の素子活性領域52はメモリセルゲート50に直交する 方向に互いに平行に形成された複数の素子分離領域53 によって、複数に分断されている。

【0008】ことで、複数本、例えば16本のメモリセ ルゲート50の両端に1対の1本の選択ゲート51が形 成されて1つのNANDストリング54が構成される。 とのNANDストリング54の端には、メモリセルゲー ト50間に設けられたスペースFの約2倍のスペース約 2Fを置いて、さらに別のNANDストリング54が形 成されている。ととで、互いに隣接するNANDストリ ング54の選択ゲート51間の素子活性領域52上に は、コンタクト55が形成されている。

【0009】とのように、ゲート長はメモリセルユニッ ト内ですべて一定のライン&スペースであり、同一のビ ッチで配置されている。また、メモリセルゲートと同じ サイズまで選択ゲートのチャネル長は微細化されてい る。選択ゲートは、隣接する2本のゲートで選択トラン 50 11のゲートには、選択ゲート線SGDが接続されてい

ジスタとして機能する。

【0010】ととで、図20に平面構造が示されるよう な従来の不揮発性半導体記憶装置では選択ゲート長自体 が約2 Fで、ソース側とドレイン側にそれぞれ1本ずつ あることから約4Fとなり、隣接する他のメモリセルユ ニットの選択ゲートとの間隔が約2Fとなり、合計約6 Fとなっている。

4

【0011】この図20におけるE-F線上での断面が 図21に示される。図21に示されるように半導体基板 10 58上にメモリセルゲート50及び選択ゲート51が設 けられている。これらメモリセルゲート50及び選択ゲ ート51周囲の半導体基板58中に、ソース・ドレイン 拡散層59が設けられている。それぞれのメモリセルゲ ート50及び選択ゲート51下の半導体基板58中には チャネルイオン注入層60が形成されている。また、N ANDストリング54の端に設けられた選択ゲート51 の外側のソース・ドレイン拡散層59にはコンタクト5 5が接続されている。

【0012】各メモリセルゲート50及び選択ゲート5 1は、半導体基板58上にゲート絶縁膜63を介して、 電荷蓄積層である浮遊ゲートとなる第1導電層64が形 成されている。との第1導電層64上には、ゲート間絶 縁膜65を介して、制御ゲートとなる第2導電層66が 形成されている。ゲート間絶縁膜65は、例えばシリコ ン酸化膜、シリコン窒化膜、及びシリコン酸化膜の積層 膜であるONO (Oxide-Nitride-Oxide) 膜から構成さ れている。

【0013】とのように、一般に選択ゲートは、メモリ セルトランジスタのゲート長より長く、短チャネル効果 によるトランジスタのカットオフ特性の劣化を確保して いる。

【0014】 ことで、図21に示された断面構造を持つ 不揮発性半導体記憶装置は、図22のような回路図に示 されるようにその回路構成がなされている。

【0015】図22に示されるようにNAND型フラッ シュメモリのメモリセルユニットでは、破線で囲われた 領域で示されるメモリブロック70を形成する複数個、 例えば16個のメモリセルトランジスタM0~M15が 直列に接続され、その一方側に1つのドレイン側選択ト ランジスタSG1、他方側に1つのソース側選択トラン ジスタSG2が接続されている。

【0016】複数のメモリセルが直列に接続されて1つ のメモリセルアレイであるNANDセル (メモリセルユ ニット)が形成されている。各メモリセルのソースとド レインは素子領域上に設けられた拡散層領域を介して互 いに直列に接続されている。

【0017】各メモリセルトランジスタM0~M15の ゲートには、ワード線WL0~WL15がそれぞれ1対 1で接続されている。ドレイン側選択トランジスタSG

る。ソース側選択トランジスタSG2のゲートには、選 択ゲート線SGSが接続されている。

【0018】ドレイン側選択トランジスタSG1のソー スは、データ線であるビット線DQに接続されている。 ソース側選択トランジスタSG2のソースは、共通ソー ス線CSに接続されている。

【0019】とのNANDストリング70は、図示はし ないがデータ線の延在する方向に複数個接続されてい る。また、ワード線の延在する方向にビット線ごとに同 様の回路構成のNANDストリング70が複数個設けら 10 れている。

【0020】NANDストリング70は縦続的に直列接 続され、NANDストリングの端部にそれぞれコンタク トを設けて、両端の選択トランジスタを介してメモリセ ルトランジスタが接続される構成が複数個連続する。

【0021】また、図23にメモリセルユニットの回路 図が示されるようなAND型フラッシュメモリも使用さ れている。メモリセルトランジスタは、この場合でも電 荷蓄積層である浮遊ゲートを持つ構造の1つ以上のトラ ンジスタからなる不揮発性メモリセルアレイを構成して 20

【0022】すなわち、図23に示されるようにAND 型フラッシュメモリのメモリセルユニットでは、破線で 囲われた領域で示されるメモリブロック7 1 を形成する 複数個、例えば16個のメモリセルトランジスタMO~ M15が並列に接続され、その一方側に1つのドレイン 側邊択トランジスタSG1、他方側に1つのソース側選 択トランジスタSG2が接続されている。.

【0023】複数のメモリセルが直列に接続されて1つ のメモリセルアレイであるANDセル (メモリセルユニ 30 ット)が形成されている。各メモリセルのソースとドレ インは素子領域上に設けられた拡散層領域を介して互い に並列に接続されている。

【0024】各メモリセルトランジスタM0~M15の ゲートには、ワード線WLO~WL15がそれぞれ1対 1で接続されている。ドレイン側選択トランジスタSG 1のゲートには、選択ゲート線SGが接続されている。 ソース側選択トランジスタSG2のゲートには、選択ゲ ート線SGSが接続されている。

【0025】ドレイン側選択トランジスタSG1のソー 40 スは、データ線であるビット線DQに接続されている。 ソース側選択トランジスタSG2のソースは、ソース線 CSに接続されている。

【0026】このメモリブロック71は、図示はしない がデータ線の延在する方向に複数個接続されている。ま た、ワード線の延在する方向にビット線どとに同様のメ モリブロックが複数個設けられている。

【0027】 ことで、特開昭59-74677号公報に は、その第4図乃至第11図などに、フィールド上で、

酸化膜中に開口部を設け、配線の自由度を向上した技術 が記載されている。

【0028】さらに、特開2000-188384号公 報には、メモリセルと同一構造の選択ゲートセルを有し て、選択ゲートを含めた全てのワード線の間隔が同一と なることで、微細化にあたり近接効果の影響を受けると とがない高い寸法制御性を有するEEPROMの構造が 記載されている。さらに同公報には、選択ゲートセル は、必ずしもビット線及びソース線側に各1個配置され るばかりでなく、それぞれ複数個の選択ゲートセルを配 置する場合もあると記載されている。

[0029]

【発明が解決しようとする課題】以上のような従来の半 導体装置では、以下の課題が生じる。

【0030】その結果として、NANDストリングは選 択ゲートの部分で不規則なライン/スペースが存在し、 これは微細加工が進んでくるとリソグラフィでのパター ニングする際の加工マージンの低下に繋がってくる。不 規則パターンで設計された場合には、微細化が制限され る場合がある。

【0031】すなわち、微細加工技術の限界に基づく最 小線幅をFとすると、メモリセルトランジスタのゲート 長、メモリセルトランジスタのゲート間隔、メモリセル トランジスタのゲートと選択トランジスタのゲートとの 間隔はいずれもFで形成される。しかし、選択トランジ スタのゲート幅はカットオフ特性を向上させるために約 2 F で形成されていて、不規則なライン幅、スペース幅 が結果として存在する。

【0032】すなわち、メモリセルゲートにおいて、そ のライン/スペースが1Fで、選択ゲートの場合、ライ ン/スペースが約2Fのゲート長である場合、選択ゲー トに隣接するメモリセルゲートのゲート長がその製造工 程において、リソグラフィの際に余計にエッチングされ て所望の長さで形成されなくなってしまい、必要な特性 が得られなくなる事態が生じる。そのため、最小線幅F よりも大きい値ですべてのゲート長を設計せざるを得な くなり、メモリセルトランジスタ領域の面積増加がもた らされてしまう。

【0033】本発明の目的は以上のような従来技術の課 題を解決することにある。

【0034】特に、本発明の目的は、トランジスタのカ ットオフ特性を向上させた微細な不揮発性半導体記憶装 置を提供することである。

[0035]

【課題を解決するための手段】上記目的を達成するため に、本発明の特徴は、半導体基板と、この半導体基板中 に形成された素子領域と、前記半導体基板中の素子領域 を分離する素子分離領域と、前記素子領域に複数個形成 され、それぞれが等しいゲート長を有し、かつ、互いに 周辺トランジスタ部の浮遊ゲートと制御ゲート間の層間 50 とのゲート長と等しい離間距離を隔てるメモリセルゲー

トと、このメモリセルゲートとの間に前記離間距離を隔 てて隣接して、それぞれが前記離間距離を隔てていて、 それぞれが前記ゲート長を有して形成された2つの選択 ゲートとを備える不揮発性半導体記憶装置である。

【0036】本発明の別の特徴は、直列に接続され、そ れぞれ等しいゲート長を持ち、互いにこのゲート長と等 しい離間距離を隔てて配置された複数個のメモリセルゲ ートと、この複数個のメモリセルゲートのソース側又は ドレイン側の端部の一方に接続された前記メモリセルゲ ートと等しいゲート長をそれぞれ有し、互いに前記離間 10 距離と等しい離間距離を隔て、前記メモリセルゲートか ら前記離間距離と等しい離間距離を隔てて配置された2 つの第1選択ゲート群と、前記複数個のメモリセルゲー トのソース側又はドレイン側の端部の一方に接続された 前記メモリセルゲートと等しいゲート長を有し、前記メ モリセルゲートから前記離間距離と等しい離間距離を隔 てて配置された少なくとも1つの第2選択ゲート群とを 有する不揮発性半導体記憶装置である。

【0037】本発明の別の特徴は、直列に接続され、そ れぞれ等しい第1ゲート長を持ち、互いにこの第1ゲー ト長と等しい第1離間距離を隔てて配置された複数個の 第1メモリセルゲートと、この複数個の第1メモリセル ゲートのソース側又はドレイン側の端部の一方に接続さ れた前記複数個の第1メモリセルゲートと等しい第1ゲ ート長をそれぞれ有し、互いに前記第1離間距離を隔 て、前記複数個の第1メモリセルゲートから前記第1離 間距離を隔てて配置された2つの第1選択ゲート群と、 前記複数個の第1メモリセルゲートのソース側又はドレ イン側の端部の一方に接続された前記複数個の第1メモ リセルゲートと等しい第1ゲート長を有し、前記複数個 30 の第1メモリセルゲートから前記第1離間距離を隔てて 配置された少なくとも1つの第2選択ゲート群と、この 第2選択ゲート群と前記第1離間距離を隔てて配置さ れ、前記複数個の第1メモリセルゲートと等しい第1ゲ ート長を有する少なくとも1つの第3選択ゲート群と、 この第3選択ゲート群から前記第1離間距離と等しい第 2離間距離を隔てて配置され、直列に接続され、それぞ れ前記第1ゲート長と等しい第2ゲート長を持ち、互い にこの第2ゲート長と等しい第2離間距離を隔てて配置 された複数個の第2メモリセルゲートと、この複数個の 40 第2メモリセルゲートのソース側又はドレイン側の端部 の一方に接続された前記複数個の第2ゲート長をそれぞ れ有し、互いに前記第2離間距離を隔て、前記複数個の 第2メモリセルゲートから前記第2離間距離を隔てて配 置された2つの第4選択ゲート群とを有する不揮発性半 導体記憶装置である。

[0038]

【発明の実施の形態】(第1の実施の形態)本実施の形 態を示すNAND型不揮発性半導体記憶装置のメモリセ ルユニットの平面構成を図2に示す。図2に示される通 50 されている。この第1導電層14上には、ゲート間絶縁

り、複数本のメモリセルゲート1が互いに平行に直線的 に形成されている。この複数本のメモリセルゲートの両 端には、それぞれ2本の選択ゲート2が互いに平行に、 メモリセルゲート1 に平行に直線的に形成されている。 ここで、複数本のメモリセルゲートは互いに等しいゲー ト長₩1を有している。なお複数本のメモリセルゲート は8本、16本などの本数で構成できる。また、1対の 2本の選択ゲート2は互いに等しいゲート長₩2を有し ていて、このゲート長₩2はメモリセルゲート1のゲー ト長₩1と等しく形成されている。

【0039】メモリセルゲート1同士の間には同一の幅 のスペースF(Fは最小加工寸法)が設けられている。 とのスペースFは、メモリセルゲート1のゲート長W1 及び選択ゲート2のゲート長₩2と等しい。さらに選択 ゲートとこの選択ゲートに隣接するメモリセルゲートの 間にはメモリセルゲート1同十の間のスペースFと同一 のスペースFが設けられている。

【0040】 このメモリセルゲート1 に直交する方向に 互いに平行に素子活性領域3が形成されている。との素 子活性領域3はメモリセルゲート1に直交する方向に互 いに平行に形成された複数の素子分離領域4によって、 複数に分断されている。

【0041】 ここで、複数本、例えば16本のメモリセ ルゲート1の両端に1対の2本の選択ゲート2が形成さ れて1つのNANDストリング5が構成される。とのN ANDストリング5の端には、メモリセルゲート1同士 のスペースFと同一のスペースFを置いて、さらに別の NANDストリング5が形成されている。ととで、互い に隣接するNANDストリング5の選択ゲート2間の素 子活性領域3上には、コンタクト6が形成されている。 【0042】とのように、ゲート長はメモリセルユニッ ト内ですべて一定のライン&スペースであり、同一のビ ッチで配置されている。また、メモリセルゲートと同じ サイズまで選択ゲートのチャネル長は微細化されてい る。選択ゲートは、隣接する2本のゲートで選択トラン ジスタとして機能する。

【0043】 この図2におけるA-B線上での断面が図 1に示される。図1に示されるように半導体基板10上 にメモリセルゲート1及び選択ゲート2が設けられてい る。これらメモリセルゲート1及び選択ゲート2周囲の 半導体基板10中に、ソース・ドレイン拡散層11が設 けられている。それぞれのメモリセルゲート1及び選択 ゲート2下の半導体基板10中にはチャネルイオン注入 層12が形成されている。また、NANDストリング5 の端の選択ゲート2の外側のソース・ドレイン拡散層1 1にはコンタクト6が接続されている。

【0044】各メモリセルゲート1及び選択ゲート2 は、半導体基板10上にゲート絶縁膜13を介して、電 荷蓄積層である浮遊ゲートとなる第1導電層14が形成

必要は無くなる。

膜15を介して、制御ゲートとなる第2導電層16が形 成されている。ゲート間絶縁膜15は、例えばシリコン 酸化膜、シリコン窒化膜、及びシリコン酸化膜の積層膜 であるONO膜から構成されている。

【0045】ととで、選択ゲート2において、とのゲー ト間絶縁膜15の存在により、下方の電荷蓄積層14に のみ電位が与えられ、上方の制御ゲート16は絶縁され たままとなっている。

【0046】選択ゲート2はメモリセルゲート1と異な の場合、素子分離領域上に第1導電層14が引き出され て第2導電層16とは独立に電位が与えられている。

【0047】各NANDストリングの両端部に2本の選 択ゲートを1対用いるととで、3F分が選択ゲート領域 に必要である。すなわち、選択ゲートのゲート長はFで 2本あるため、2下がゲート長として占められ、2本の ゲート間距離が下であり、合計3下が必要となる。

【0048】その分、選択ゲート間もFとなり、もしも 従来方式の選択ゲートのゲート長が2Fであったとした ならば、従来方式では6 F であったところが、本実施の 形態の不揮発性半導体記憶装置では、7 Fとなり若干の チップ面積の増大を招くが、その分加工マージンを向上 できるため、これをキャンセルする程度のグランドルー ルの微細化が可能であれば十分チップ面積縮小としては メリットが発生する。

【0049】すなわち、本実施の形態の不揮発性半導体 記憶装置では、選択ゲート間がFで、2本の選択ゲート が2 Fで2 Fに選択ゲート間距離 Fを加えて3 Fがソー ス側とドレイン側とにあることから、6Fで、他のメモ リセルユニットとの間のFを加えて7Fとなる。

【0050】とのように、選択ゲートをメモリセルゲー トと同じピッチ、ゲート長として、結果として、メモリ セルユニットのメモリセル部以外の長さを6 Fから7 F に拡大した場合でも、この増加分を補う程度にF自体を 小さくできれば、トータルでメモリセルユニットの微細 化が実現できる。

【0051】例えば、従来不規則パターンではFが0. 1 μ m までしか微細化できずに、本実施の形態を適用す るとFがO. O9 µmまで微細化できる場合、従来技術 では6と0.1の積である0.6がメモリセルユニット のメモリセル部以外の長さになる。これに対し、本実施 の形態の不揮発性半導体記憶装置では、7と0.09の 積である0.63になり、さらにFがより一層微細化で きれば本実施の形態の方が面積縮小できる。

【0052】また、従来の不揮発性半導体記憶装置のN ANDストリングでは選択ゲートとメモリセルゲート間 の間隔がFであると、不規則パターンのパターニングに 対してマージンが減るが、本実施の形態の不揮発性半導 体記憶装置のように全てが同じビッチで配列されている 場合は局所的なリソグラフィマージンの低下を危惧する 50 に接続され、その一方側に2つのドレイン側選択トラン

【0053】ととで、隣接して形成された2本の選択ゲ ートは同一の信号線によって、制御されることが可能で ある。また、場合により、異なるタイミングによって2 本の選択ゲートをそれぞれ独自に制御して、それぞれの 選択ゲートのカットオフ特性を変えることも可能であ る。この場合、制御回路を設けてそれぞれの選択ゲート を制御する。

10

【0054】また、場合により、NANDストリング内 り、第1層目の導電層にのみ電位が与えられている。と 10 のソース側の選択ゲートのゲート本数を1つとし、ドレ イン側の選択ゲートのゲート本数を2つとしてもよい。 この場合、リークがソース側で生じても、そのリークを 許容範囲内に収められればよい。

> 【0055】さらに、場合により、NANDストリング 内のソース側の選択ゲートのゲート本数を2つとし、ド レイン側の選択トランジスタのゲート本数を1つとして もよい。この場合、リークがドレイン側で生じても、そ のリークを許容範囲内に収められればよい。

【0056】 このように、メモリセルのゲートのパター ンをすべて共通のライン&スペースとして、選択ゲート 部分もメモリセルと同様なゲート長にすることでマージ ンを確保することで微細化に対して加工マージンを向上 していくことができる。

【0057】なお、1つのメモリセルユニット内におい て、メモリセルゲートのソース側、ドレイン側に隣接す る選択ゲートの本数は、それぞれ3本以上としてもよ い。ただし、それぞれの選択ゲートの長さやそれぞれの 選択ゲート間距離はすべて、メモリセルゲート間距離及 びメモリセルゲート長と等しくする。なお、面積増加を 30 考慮すると、1つのメモリセルユニットにおけるソース 側、ドレイン側それぞれに2本ずつの選択ゲートを設け ることが好ましい。

【0058】このように、本実施の形態の不揮発性半導 体記憶装置においては、ラインとスペースが1対1の高 密度パターンで形成されているため、リソグラフィでの 加工マージンが向上し、微細な不揮発性半導体記憶装置 が提供できる。

【0059】本実施の形態の不揮発性半導体記憶装置に よれば、選択トランジスタのカットオフ特性を向上させ て微細化を図ることができ、選択トランジスタとメモリ セルトランジスタは、それぞれトランジスタの閾値電圧 の異なるチャネル長依存性が得られる。

【0060】ととで、図1に示された断面構造を持つ不 揮発性半導体記憶装置は、図3のような回路図に示され るようにその回路構成がなされている。

【0061】図3に示されるようにNAND型フラッシ ュメモリのメモリセルユニットでは、破線で囲われた領 域で示されるメモリブロック5を形成する複数個、例え ぱ16個のメモリセルトランジスタM0~M15が直列

11 ジスタSG11、SG12、他方側に2つのソース側選 択トランジスタSG21、SG22が接続されている。

【0062】複数のメモリセルが直列に接続されて1つ のメモリセルアレイであるNANDセル (メモリセルユ ニット)が形成されている。各メモリセルのソースとド レインは素子領域上に設けられた拡散層領域を介して互 いに直列に接続されている。

【0063】各メモリセルトランジスタM0~M15の ゲートには、ワード線WLO~WL15がそれぞれ1対 1で接続されている。ドレイン側選択トランジスタSG 10 11のゲートには、選択ゲート線SGD1が接続され、 ドレイン側選択トランジスタSG12のゲートには、選 択ゲート線SGD2が接続されている。ソース側選択ト ランジスタSG21のゲートには、選択ゲート線SGS 1が接続され、ソース側選択トランジスタSG22のゲ ートには、選択ゲート線SGS2が接続されている。

【0064】ドレイン側選択トランジスタSG12のソ ースは、データ線であるビット線DQに接続されてい る。ソース側選択トランジスタSG22のソースは、共 通ソース線CSに接続されている。

【0065】とのNANDストリング5は、図示はしな いがデータ線の延在する方向に複数個接続されている。 また、ワード線の延在する方向にビット線ごとに同様の 回路構成のNANDストリング5が複数個設けられてい

【0066】なお、選択トランジスタは、メモリセルの ブロックを選択するためにメモリセルトランジスタの両 側に配置されていなくてもよく、片側だけに配置されて いても良い。

【0067】NANDストリング5は縦続的に直列接続 30 され、NANDストリングの端部にそれぞれコンタクト を設けて、両端の選択トランジスタを介してメモリセル トランジスタが接続される構成が複数個連続する。

【0068】本実施の形態はNAND型フラッシュメモ リに限られるのではなく、図4にメモリセルユニットの 回路図が示されるようなAND型フラッシュメモリにも 適用することができる。メモリセルトランジスタは、こ の場合でも電荷蓄積層である浮遊ゲートを持つ構造の1 つ以上のトランジスタからなる不揮発性メモリセルアレ イを構成している。

【0069】すなわち、図4に示されるようにAND型 フラッシュメモリのメモリセルユニットでは、破線で囲 われた領域で示されるメモリブロック20を形成する複 数個、例えば16個のメモリセルトランジスタM0~M 15が並列に接続され、その一方側に2つのドレイン側 選択トランジスタSG11、SG12、他方側に2つの ソース側選択トランジスタSG21、SG22が接続さ れている。

【0070】複数のメモリセルが直列に接続されて1つ

ット)が形成されている。各メモリセルのソースとドレ インは素子領域上に設けられた拡散層領域を介して互い に並列に接続されている。

【0071】各メモリセルトランジスタM0~M15の ゲートには、ワード線WLO~WL15がそれぞれ1対 1で接続されている。ドレイン側選択トランジスタSG 11のゲートには、選択ゲート線SGDIが接続され、 ドレイン側選択トランジスタSG12のゲートには、選 択ゲート線SGD2が接続されている。ソース側選択ト ランジスタSG21のゲートには、選択ゲート線SGS 1が接続され、ソース側選択トランジスタSG22のゲ ートには、選択ゲート線SGS2が接続されている。 【0072】ドレイン側選択トランジスタSG12のソ ースは、データ線であるビット線DQに接続されてい る。ソース側選択トランジスタSG22のソースは、ソ ース線CSに接続されている。

【0073】このメモリブロック20は、図示はしない がデータ線の延在する方向に複数個接続されている。ま た、ワード線の延在する方向にビット線ごとに同様のメ 20 モリブロックが複数個設けられている。

【0074】なお、選択トランジスタは、メモリセルの ブロックを選択するためにメモリセルトランジスタの両 側に配置されていなくてもよく、片側だけに配置されて いても良い。

【0075】とのように、本実施の形態は、NAND型 フラッシュメモリのみならず、AND型フラッシュメモ リにも適用できる。つまり、選択ゲートを有するフラッ シュメモリセルに対して、選択ゲートをメモリセルと同 様のゲート長にし、同一ピッチで配列することによって リソグラフィ的に微細加工しやすいメモリセル構造を実 現するととができる。

【0076】本実施の形態は、露光マージンが高く、微 細化に対しスケーラブルなメモリセルアレイを実現す る。メモリセルトランジスタと同じゲート長である場 合、選択ゲートの短チャネル効果などのトランジスタ特 性が確保できないが、選択ゲートを2本連結することで トランジスタ特性を確保できる。

【0077】本実施の形態の不揮発性半導体記憶装置で は、ゲート長がFのトランジスタを2本直列に接続する ととで、ゲート長が2Fのトランジスタと同じ特性を得 られ、かつ、ゲート長2下のトランジスタと同等のカッ トオフ特性を得ることができる。

【0078】(第2の実施の形態)第1の実施の形態に おいて、選択ゲートは第1導電層のみが導電層として機 能し、第2導電層は絶縁されていた。本実施の形態で は、選択ゲートのチャネル領域の不純物濃度をメモリセ ルゲートのチャネル領域と変えることにより選択トラン ジスタが最小加工寸法の2本の直列接続トランジスタで あってもゲート長をFに保ったまま機能を損なわずに実 のメモリセルアレイであるANDセル(メモリセルユニ 50 現することができる。即ち、第1導電層と第2導電層と

の間の絶縁膜に設けた開口部を介して、チャネル領域に 注入された不純物によって、不純物濃度を適宜、制御す るととができる。

13

【0079】選択ゲートは、メモリセルゲートと同じゲ ート長になるので短チャネル効果によるカットオフ特性 が犠牲になる。この解決方法として第1の実施の形態で 説明した構成以外に、例えば、先願である特願2001 -158066において、提案されているように、メモ リセルゲートと選択ゲートを別々のチャネルインプラに れている。

【0080】本実施の形態におけるメモリセルユニット の平面構成を図5に示す。図5に示される通り、複数本 のメモリセルゲート 1 が互いに平行に直線的に形成され ている。この複数本のメモリセルゲートの両端には、そ れぞれ2本の選択ゲート21が互いに平行に、メモリセ ルゲート1に平行に直線的に形成されている。とこで、 複数本のメモリセルゲートは互いに等しいゲート長W1 を有している。なお複数本のメモリセルゲートは8本、 16本などの本数で構成できる。また、1対の2本の選 20 択ゲート2は互いに等しいゲート長W2を有していて、 とのゲート長W2はメモリセルゲート1のゲート長W1 と等しく形成されている。

【0081】メモリセルゲート1同士の間には同一の幅 のスペースF (Fは最小加工寸法)が設けられている。 とのスペースFは、メモリセルゲート1のゲート長W1 及び選択ゲート2のゲート長₩2と等しい。さらに選択 ゲートとこの選択ゲートに隣接するメモリセルゲートの 間にはメモリセルゲート1同士の間のスペースFと同一 のスペースFが設けられている。

【0082】とのメモリセルゲート1に直交する方向に 互いに平行に素子活性領域3が形成されている。この素 子活性領域3はメモリセルゲート1に直交する方向に互 いに平行に形成された複数の素子分離領域4によって、 複数に分断されている。

【0083】各選択ゲート21の各素子活性領域3上で は、選択トランジスタチャネル部用イオン注入のための 開口部22が設けられている。

【0084】さらに図5の平面図上では、活性領域3と 選択ゲート21の交点付近を中心に破線で示される開口 40 部22に自己整合的に不純物注入が行われている。この 結果、選択ゲートとメモリセルゲートとは、高密度に稠 密に配置されているにもかかわらず、異なるチャネル部 分の不純物濃度をそれぞれ個別に自己整合的に形成する ことができる。

【0085】各メモリセルのソースとドレインは活性領 域3を介して互いに直列に接続されている。

【0086】ととで、複数本、例えば16本のメモリセ ルゲート1の両端に1対の2本の選択ゲート2が形成さ れて1つのNANDストリング23が構成される。との 50 2の直下を少なくとも含む領域に選択トランジスタチャ

NANDストリング5の端には。メモリセルゲート1同 士のスペースFと同一のスペースFを置いて、さらに別 のNANDストリング23が形成されている。ことで、 互いに隣接するNANDストリングの選択ゲート間の素 子活性領域上には、コンタクト24が形成されている。 【0087】とのように、ゲート長はメモリセル内です べて一定のライン&スペースであり、同一のピッチで配 置されている。また、メモリセルトランジスタと同じサ イズまで選択ゲートのチャネル長は微細化されている。 よって形成し、異なるチャネル制御を行う方法も提案さ 10 選択ゲートは、ゲート2本分を用いて選択トランジスタ として用いる。

> 【0088】この図5におけるC-D線上での断面が図 6に示される。図6に示されるように半導体基板10上 にメモリセルゲート1及び選択ゲート21が設けられて いる。これらメモリセルゲート1及び選択ゲート21周 囲の半導体基板10中に、ソース・ドレイン拡散層11 が設けられている。それぞれのメモリセルゲート1下の 半導体基板 10 中にはチャネルイオン注入層 12 が形成 されている。また、選択ゲート21下の半導体基板10 中には、開口部22を介して注入されたチャネルイオン 注入層25が設けられている。また、NANDストリン グ23の端の選択ゲート2の外側のソース・ドレイン拡 散層11にはコンタクト24が接続されている。

【0089】各メモリセルゲート1は、半導体基板10 上にゲート絶縁膜13を介して、電荷蓄積層である浮遊 ゲートとなる第1導電層14が形成されている。との第 1 導電層 1 4 上には、ゲート間絶縁膜 1 5 を介して、制 御ゲートとなる第2導電層16が形成されている。ゲー ト間絶縁膜15は、例えばシリコン酸化膜、シリコン窒 30 化膜、及びシリコン酸化膜の積層膜であるONO膜から 構成されている。

【0090】とこで、選択ゲート21は、半導体基板1 0上にゲート絶縁膜13を介して、電荷蓄積層である浮 遊ゲートとなる第1導電層14が形成されている。との 第1導電層14上には、ゲート間絶縁膜15が形成され ている。そのゲート間絶縁膜15中には、開口部22が 設けられている。ゲート間絶縁膜15及び開口部22上 には、制御ゲートとなる第2導電層16が形成されてい る。この開口部22中には、第2導電層16と同一材料 の導電材量が埋め込まれていて、第2導電層16と第1 導電層14とが電気的に接続された接続部となってい る。ゲート間絶縁膜15は、例えばシリコン酸化膜、シ リコン窒化膜、及びシリコン酸化膜の積層膜であるON 〇膜から構成されている。

【0091】また、半導体基板10中のソース・ドレイ ン拡散層11の間の領域の表面付近には、ソース・ドレ イン拡散層11に接触してチャネルイオン注入層12が 形成されている。さらに半導体基板10中の表面付近に は、ソース・ドレイン拡散層11に囲まれて、開口部2

20

ネル拡散層25が形成されている。

【0092】選択トランジスタチャネル拡散層25は、その不純物濃度はメモリセルトランジスタチャネル拡散層12よりも高濃度で、その半導体基板中での深さはメモリセルトランジスタチャネル拡散層12よりも深く形成されている。

15

【0093】 CCで、選択ゲート21下の絶縁膜15中 に設けられる開口部22の大きさは選択ゲート21の長さの約半分程度の長さとなっている。

【0094】なお、選択ゲート21中の開口部22の長 10 さを制御することで、選択トランジスタチャネル拡散層 25の長さを変化させることができる。

【0095】さらに、開口部22を介して選択ゲート21下に注入されるイオン注入のドーズ量をメモリセルトランジスタとは独立に制御することで、選択トランジスタのチャネル拡散層の濃度を自由に設定できる。

【0096】なお、選択ゲート21のチャネル部の不純物濃度は例えば約10¹⁷/cm³程度である。

【0097】さらに、メモリセルゲート1の高さは選択ゲート21の高さと等しく形成されている。

【0098】本実施の形態は、第1の実施の形態同様にNAND型フラッシュメモリのみならず、AND型フラッシュメモリ等の、選択ゲートを有するフラッシュメモリセルに対して、選択ゲートをメモリセルと同様のゲート長にし、同一ピッチで配列することによってリソグラフィ的に微細加工しやすいメモリセル構造を実現することができる。

【0099】とのように選択ゲート21は第1導電層1 4に電位を供給できるようになっており、一般的なMO SFETと同様に機能し、その積層ゲート構造は開口部 30 がある点以外はメモリセルトランジスタとその組成やサ イズは同様である。

【0100】こうして、本実施の形態は第1の実施の形態同様の効果を得ることができる。

【0101】さらに、本実施の形態では、選択トランジスタのチャネル領域の不純物濃度がメモリセルトランジスタのチャネル領域の不純物濃度よりも高く設定できることから、選択トランジスタの関値をメモリセルトランジスタの関値よりも大きくでき、選択トランジスタに必要なカットオフ特性(電流遮断特性)を持った不揮発性 40半導体記憶装置を提供できる。

【0102】さらに、選択トランジスタの浮遊ゲートと選択ゲートとをゲート間の絶縁膜中に設けられた開口部を介して接続している。このような構成の不揮発性半導体記憶装置とすることで、必要なチャネルイオン濃度を有する選択トランジスタと、微細化に適するように濃度が薄く設定されたチャネル濃度を有して、データ書き込み特性、データ保持特性、読み出しストレスに対する耐性などのメモリセルトランジスタの様様な特性が良好なメモリセルトランジスタとを備えた微細な不抑発性半道

体記憶装置が提供できる。

【0103】次に、図6乃至図17を用いて、本実施の 形態の不揮発性半導体記憶装置の製造方法を説明する。 図6から図17は、図5におけるC-D線上での部分又 は全体の断面に相当する。

【0104】まず、図7に示されるように、P型のシリコンからなる半導体基板10上に犠牲シリコン酸化膜30を形成する。次に、場合により、P型ウエル或いはN型ウエル及びP型ウエルの二重ウエル等を形成し活性化する。

【0105】次に半導体基板10或いはその上にウエルが形成された領域に、N型トランジスタを形成する場合は、メモリセルトランジスタと、選択トランジスタとの両方に同時に同じB(ホウ素)などのP型不純物をチャネル制御のためにチャネルイオン注入を行い、不純物イオン注入層12を半導体基板10の表面付近に形成する。

【0106】次に図8に示されるように、イオン注入のために形成した犠牲シリコン酸化膜30を剥離し、ゲート絶縁膜13を形成する。そして、浮遊ゲート電極用のゲート電極材として、例えばポリシリコンを堆積して浮遊ゲート電極層14を形成する。このポリシリコンを導電性にするために、予め例えばP(リン)がドーブされたものを用いる。また、或いはイオン注入で、Pをイオン注入してもよい。

【0107】次に、この浮遊ゲート電極層14上に、素子分離領域を加工するためのマスク材31、例えばシリコン窒化膜(Si,N.)をその上に堆積する。

【0108】次に、図9に示されるようにシリコン窒化 膜であるマスク材31を除去する。

【0109】次に、図10に示されるように、露出している表面上にゲート間絶縁膜15を例えばONO膜にて堆積させる。

【0110】次に、図11に示されるように、堆積されたゲート間絶縁膜15の上に、マスク材32としてポリシリコン及びその他のマスク材例えばシリコン酸化膜を堆積する。

【0111】次に、図12に示されるように、メモリセルユニットの選択トランジスタのチャネル予定領域の一部をリソグラフィでパターニングして、マスク材32上にフォトレジスト33を堆積して、開口部34を設ける。ととでは、2つの開口部34を設けた状態を示している。

【0112】次に、図13に示されるように、フォトレジスト33の開口部34直下のマスク材32をエッチングして開口する。

が薄く設定されたチャネル濃度を有して、データ書き込 【0113】このマスク材のパターニングに際しては、 み特性、データ保持特性、読み出しストレスに対する耐 半導体装置製造技術における各世代での最小加工寸法を 性などのメモリセルトランジスタの様様な特性が良好な 加工できる方法で加工する(一般に最高性能の高価な微 メモリセルトランジスタとを備えた微細な不揮発性半導 50 細加工技術を用いることになる)。このため、マスク材 に設けられる開口部に合わせずれは最小限に抑制される。

17

【0114】次に、図14に示されるように、フォトレジスト33を除去して、選択トランジスタのチャネル領域となる半導体基板10にゲート間絶縁膜15、浮遊ゲート電極層14、ゲート絶縁膜13を介してイオン注入を行って、選択トランジスタチャネル拡散層25を形成する。この時の注入イオン種は通常は、B(ホウ素)が使用される。但し、表面チャネル型PMOSならば、P(燐)であることもある。

【0115】この時、メモリセルトランジスタ領域にはマスク材32が有り、イオン注入されたイオン種はマスク材32中で減衰してしまうような膜厚構成になっていると同時に、このイオン注入の加速エネルギーは電荷蓄積層を越えて、半導体基板10に届くエネルギーに調整されている。

【0116】ことで、フォトレジスト33を残さずにイオン注入を行っているが、フォトレジスト33を残したままイオン注入を行い、その後でフォトレジスト33を除去するともできる。

【0117】次に、図15に示されるように、開口部34下のゲート間絶縁膜15をエッチング開口する。

【0118】なお、選択トランジスタチャネル部拡散層25を形成するイオン注入はゲート間絶縁膜15をエッチング開口した後に行っても良い。なお、ゲート間絶縁膜15を残したままイオン注入すると、多結晶シリコン層からなる浮遊ゲート電極層14の表面へのコンタミネーションを防止でき、ゲート間絶縁膜15を保護膜として利用できる。

【0119】次に、図16に示されるように、マスク材 3032を剥離する。次に、制御ゲート電極材16として、ポリシリコンとメタルシリサイドとして、例えばWSi(タングステンシリサイド)等を堆積する。ここで、制御ゲート材は、例えばポリシリコンのみを堆積させても良い。この場合、ポリシリコンを堆積させて、ゲート加工を行った後にサリサイド(Salicide: Self-Aligned Silicide:自己整合的なシリサイド形成技術)方法を用いて、シリサイドを使用した電極を形成することができる。

【0120】次に、図17に示されるように、ゲート電 40極領域をリソグラフィにてパターニングし、積層ゲート構造をエッチング加工し、電荷蓄積層14、ゲート間絶縁膜15、制御ゲート16からなるメモリセルトランジスタゲート電極、電荷蓄積層14、ゲート間絶縁膜15、制御ゲート16からなる選択トランジスタゲート電極を同一のゲート長、同一のビッチとなるように形成する。この時のエッチング加工はRIEを用いる。ここで、メモリセルユニットごとにメモリセルの端部に1対の2本の制御ゲートが形成される。

【0121】次に、図6に示されるように、積層ゲート 50 素)でも、P(リン)でも良い。

構造であるメモリセルトランジスタゲート電極及び選択 トランジスタゲート電極をマスクにして、半導体基板 1 0中に不純物をイオン注入して、ソース・ドレインを形 成する。

【 0 1 2 2 】特に、浮遊ゲートと制御ゲートを電気的に 短絡させるために選択トランジスタのゲート間絶縁膜を 開□した後にイオン注入を行えば、リソグラフィ工程の 追加をせずに本実施の形態が可能となる。

【0123】この製造方法では、電荷蓄積層14と制御10 ゲート16とを分離しているゲート間絶縁膜15を一部分除去する方法を採用している。この方法はメモリセルユニット内の選択ゲート電極に適用される。この方法は、電荷蓄積層14にコンタクトを取るための方法であるが、この製造工程途中で、次の条件を満たす場合は、浮遊ゲート越しに選択ゲートのチャネル部のみにイオン注入することが可能である。

【0124】すなわち、メモリセルゲートにはこのイオン注入により不純物がマスク材中で減衰して、電荷蓄積層に届かず、また、選択ゲート上では、電荷蓄積層及び20 ゲート絶縁膜越しにイオン注入された不純物が半導体基板に注入されて、メモリセルゲートと選択ゲートとで異なる不純物濃度のチャネル領域を形成すれば、メモリセル特性と選択ゲートの特性をそれぞれ満たすようにそれぞれのチャネル部を形成し、新たなリソグラフィ工程の追加を伴わずに、且つ、自己整合プロセスによりそれぞれの特性向上を実現できる。

【0125】選択ゲートへの自己整合的なチャネルイオン注入が行え、位置合わせずれがなく、選択ゲートのチャネル不純物を形成できる。

0 【0126】上記製造方法で選択トランジスタとメモリセルトランジスタを異なるチャネル不純物濃度に自己整合的に独立して形成することが可能である。

【0127】このようにメモリセルの選択トランジスタのチャネル部の一部分の不純物濃度とメモリセル部のチャネル部の不純物濃度の異なるそれぞれのトランジスタが自己整合的に形成される。ここで、選択トランジスタにおいては、電荷蓄積層下のゲート絶縁膜には、チャネルイオン注入を行った際の通過イオンの一部が残っている。その残留している領域は、電荷蓄積層上の電極間絶縁膜中に設けられた開口部の形状の直下を含んだ周辺領域となっている。

【0128】本実施の形態によれば、メモリセルトランジスタのゲート絶縁膜を通してチャネル注入することがなく、特に浮遊ゲートを持つ構造の不揮発性半導体記憶装置の特性劣化を引き起こすことがない。

【0129】尚、本実施の形態は、N型トランジスタでも、P型トランジスタであっても良く、またメモリセルトランジスタ及び選択トランジスタのチャネル制御のためにイオン注入する不純物イオン種として、B(ホウサンフィーR(パン)でも見い

40

【0130】とのように、本実施の形態では、メモリセルトランジスタをマスクして、選択トランジスタのチャネル領域に対応したマスク材の高精度な開口部を設けて、との開口部を利用して、チャネル領域にイオン注入を行って、合わせずれを生じさせずにチャネルイオン注入を行っている。

19

【0131】また、メモリセルトランジスタはゲート電極の第1導電層と第2導電層の間の絶縁膜に開口が無い状態で、選択トランジスタにイオン注入されるため、メモリセルトランジスタのチャネル領域の濃度は選択トラ 10ンジスタのチャネル濃度とは独立に設定される。

[0132] (第2の実施の形態の第1の変形例)本変形例の不揮発性半導体記憶装置の構造では、図6に示された不揮発性半導体記憶装置の構造を図18に示すように変形し、1対の2本の選択ゲートのうちの片方、メモリセルゲートから遠い方の選択ゲートのゲート間絶縁膜に開口部22に対応した半導体基板10中に、濃いチャネルイオン注入領域25を形成して、カットオフ特性を向上できる。ことで、メモリセルゲートに隣接する選択ゲート下方にはメモリセルゲートと同じチャネルイオン 20 注入領域12が形成されている。

【0133】なお、一つのNANDストリングの中で、ソース側、ドレイン側にそれぞれ2つずつの選択ゲートが設けられているが、ソース側、ドレイン側ともに又は一方をメモリセルゲートに隣接する選択ゲート下のチャネルイオン注入領域の不純物濃度、深さをメモリセルゲートのチャネルイオン注入領域の不純物濃度、深さと等しく設定することもできる。

【0134】この変形例の製造方法は、第2の実施の形態の製造方法において、図13に示される工程の後で、選択ゲート下にイオン注入を行なわない選択ゲート形成予定領域はフォトレジストで被覆して、選択ゲート下にイオン注入を行なう選択ゲートについてのみ、半導体基板中に濃いイオン注入領域25を形成する。

【0135】 このように、図6に示されるゲート構造を採りながら、選択トランジスタのメモリセルトランジスタに隣接した側を、レジスト(図示せず)でマスクして、チャネルイオン注入領域の濃度や深さがメモリセルトランジスタから離間した選択トランジスタよりも薄く、浅く形成して、選択トランジスタ同士のカットオフ特性を異ならせることもできる。

[0136] すなわち、メモリセルトランジスタに隣接した選択ゲートのチャネルイオン注入領域は、その濃度、深さがメモリセルゲートのチャネルイオン注入領域の濃度、深さと等しくなっている。これに対し、メモリセルトランジスタから離間した側の選択ゲートのチャネルイオン注入領域は、その濃度、深さがメモリセルゲートのチャネルイオン注入領域の濃度、深さよりもより濃く、より深く形成されている。

【0137】この場合、メモリセルから遠い方のカットオフ特性を強くもたせ、メモリセルに近い側のメモリセルへの不純物拡散の影響を低く抑制することが可能である。このように構成することで、選択ゲートに隣接するメモリセルトランジスタへのチャネル不純物の染み出し現象を防止できる。

【0138】(第2の実施の形態の第2の変形例)本変形例の不揮発性半導体記憶装置の構造では、図6に示された不揮発性半導体記憶装置の構造を図19に示すように変形し、1対の2本の選択ゲート21のうちの片方、メモリセルゲート1に隣接する選択ゲート21のゲート間絶縁膜15に開口部22に対応した半導体基板10中に、濃いチャネルイオン注入領域25を形成して、カットオフ特性を向上できる。ここで、メモリセルゲート1から離間する選択ゲート21下方にはメモリセルゲート1と同じチャネルイオン注入領域12が形成されている。

【0139】なお、一つのNANDストリングの中で、ソース側、ドレイン側にそれぞれ2つずつの選択ゲート21が設けられているが、ソース側、ドレイン側ともに又は一方をメモリセルゲート1から離間する選択ゲート21下のチャネルイオン注入領域の不純物濃度、深さをメモリセルゲート1のチャネルイオン注入領域の不純物濃度、深さと等しく設定することもできる。

【0140】との変形例の製造方法は、第2の実施の形態の製造方法において、図13に示される工程の後で、選択ゲート下にイオン注入を行なわない選択ゲート形成予定領域はフォトレジストで被覆して、選択ゲート下にイオン注入を行なう選択ゲートについてのみ、半導体基板中に濃いイオン注入領域25を形成する。

【0141】とのように、図6に示されるゲート構造を採りながら、選択トランジスタのメモリセルトランジスタから離間した側を、レジスト(図示せず)でマスクして、チャネルイオン注入して、チャネルイオン注入領域の濃度や深さがメモリセルトランジスタに隣接した選択トランジスタよりも薄く、浅く形成して、選択トランジスタ同士のカットオフ特性を異ならせることもできる。【0142】すなわち、メモリセルゲート1から離間した選択ゲート21のチャネルイオン注入領域は、その濃度、深さがメモリセルゲート1のチャネルイオン注入領域の濃度、深さがメモリセルゲート1に隣接した選択ゲート21のチャネルイオン注入領域は、その濃度、深さがメモリセルゲート1のチャネルイオン注入領域の濃度、深さよりもより濃く、より深く形成されている。

【0143】との場合、メモリセルに近い方のカットオフ特性を強くもたせている。

【0144】なお、選択ゲートを持つ不揮発性半導体記 憶装置に対して、各実施の形態が適用できる。さらに、 50 周辺回路中のトランジスタに対しても各実施の形態は適 用できる。

【0145】また、不揮発性半導体記憶装置に限らず、 不揮発性半導体記憶装置を備えたメモリ混載半導体装置 にも各実施の形態は適用できる。

21

[0146]

【発明の効果】本発明によれば、トランジスタのカット オフ特性を向上させた微細な不揮発性半導体記憶装置及 びその製造方法を提供することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態に係る不揮発性半 10 導体記憶装置の構造を表す断面図。
- 【図2】 本発明の第1の実施の形態に係る不揮発性半 導体記憶装置の構造を表す平面図。
- 【図3】 本発明の第1の実施の形態に係る不揮発性半 導体記憶装置のNAND型フラッシュメモリで構成した 例のフラッシュメモリセルユニットを表す回路図。
- 【図4】 本発明の第1の実施の形態に係る不揮発性半 導体記憶装置のAND型フラッシュメモリで構成した例 のフラッシュメモリセルユニットを表す回路図。
- 【図5】 本発明の第2の実施の形態に係る不揮発性半 20 導体記憶装置の構造を表す平面図。
- 【図6】 本発明の第2の実施の形態に係る不揮発性半 導体記憶装置の構造を表す断面図。
- 【図7】 本発明の第2の実施の形態に係る不揮発性半 導体記憶装置の製造方法の一工程を表す断面図。
- 【図8】 本発明の第2の実施の形態に係る不揮発性半 導体記憶装置の製造方法の一工程を表す断面図。
- 【図9】 本発明の第2の実施の形態に係る不揮発性半 導体記憶装置の製造方法の一工程を表す断面図。
- 【図10】 本発明の第2の実施の形態に係る不揮発性 30 半導体記憶装置の製造方法の一工程を表す断面図。
- 【図11】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。
- 【図12】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。
- 【図13】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。
- 【図14】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。
- 十号体記は表遣の表達方法の一工程を表す断面図。 【図15】 本発明の第2の実施の形態に係る不揮発性 40 半導体記憶装置の製造方法の一工程を表す断面図。
- 【図16】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。

- *【図17】 本発明の第2の実施の形態に係る不揮発性 半導体記憶装置の製造方法の一工程を表す断面図。
 - 【図18】 本発明の第2の実施の形態の第1の変形例 に係る不揮発性半導体記憶装置の構造を表す断面図。
 - 【図19】 本発明の第2の実施の形態の第2の変形例 に係る不揮発性半導体記憶装置の構造を表す断面図。
 - 【図20】 従来の不揮発性半導体記憶装置の構造を表す平面図。
- 【図21】 従来の不揮発性半導体記憶装置の構造を表す断面図。
 - 【図22】 従来のNAND型フラッシュメモリの不揮発性半導体記憶装置のフラッシュメモリセルユニットを表す回路図。
 - 【図23】 従来のAND型フラッシュメモリの不揮発性半導体記憶装置のフラッシュメモリセルユニットを表す回路図。


【符号の説明】


- 1 メモリセルゲート
- 2,21 選択ゲート
- 20 3 素子活性領域
 - 4 素子分離領域
 - 5, 23 NANDストリング
 - 6、24 コンタクト
 - 10 半導体基板
 - 11 ソース・ドレイン拡散層
 - 12 チャネルイオン注入層
 - 13 ゲート絶縁膜
 - 14 第1導電層(電荷蓄積層)
 - 15 ゲート間絶縁膜(ONO膜)
- 30 16 第2導電層(制御ゲート)
 - 20 メモリブロック
 - 22,34 開口部
 - 25 選択トランジスタチャネル拡散層
 - 31,32 マスク材
 - 33 フォトレジスト
 - CS 共通ソース線
 - DQ データ線
 - MO~M15 メモリセルトランジスタ
 - SG11, SG12, SG21, SG22 選択トラン ジスタ
 - SGD1, SGD2, SGS1, SGS2 選択ゲート 線
- WL0~WL15 ワード線


[図7]


【図8】


【図9】




















【図18】






【図19】

【図20】



【図21】



フロントページの続き

(72)発明者 竹内 祐司

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝攅浜事業所内

(72)発明者 久慈 龍明

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 森 誠一

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 白田 理一郎

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

F ターム(参考) 5F083 EP02 EP23 EP33 EP34 EP55 EP56 EP76 EP79 GA09 LA21 PR43 PR53 ZA01 5F101 BA29 BA36 BB05 BD22 BH21